xMIIとは | Ethernet（イーサネット）技術コラム
xMIIとは
PHY同士が通信し合うアナログ信号は、MAC-PHY間でデジタル信号で通信し合います。
SWITCHなどのOSI参照モデルlayer2のデバイスからMII（Media Independent Interface）と呼ばれるインターフェースを用いてデジタル信号をPHYに送受信しています。デジタル信号の送信形式が標準化されているため、データの伝達が可能となっています。
本コラムでは、PHYがどのようにMIIを用いてデジタル信号を送受信するかを解説します。
xMII（Media Independent Interface）とは
PHYは多数の種類が存在し、通信速度や通信距離などの使用用途により適切なPHYを選択します。各種PHYとMAC間で情報の伝達をするためにMIIが使用されます。車載イーサネットの100BASE-T1は通信速度100Mbpsで1pair-UTPの15mケーブルと制定されており、民生イーサネットの1000BASE-TXは通信速度1GbpsでCAT6の100mケーブルと制定されています。
各種PHYの詳細は、 車載Ethernetとは（技術コラム） で解説します。
このような、PHYを置き換えて回路基板に実装したとしても、MIIによってMACと相互通信することができます。
xMIIの種類
MIIは数種類存在し、代表的なMIIとその特徴を以下の表にまとめました。
MIIの通信線を削減した規格がRMII（Reduced MII）で、MIIのデータレートを向上させた規格がGMII（Giga-bit MII）です。RGMII（Reduced GMII）はRMII同様、GMIIの信号線を削減した規格です。一方、SGMII（Serial GMII）はCiscoが制定した規格です。信号線がRGMIIよりも更に少ないため、クロック周波数が高くなっています。ノイズを防ぐために、通信方式をLVDSとしています。
| Tx | データレート （Mbps） |
クロック周波数 （MHz） |
信号線 （本） |
|---|---|---|---|
| MII | 10 ⁄ 100 | 2.5 ⁄ 25 | 4 |
| RMII | 10 ⁄ 100 | 50 | 2 |
| GMII | 1000 | 125 | 8 |
| RGMII | 10 ⁄ 100 ⁄ 1000 | 2.5 ⁄ 25 ⁄ 125※1 | 4 |
| SGMII | 1250 | 625※1 | 2※2 |
- ※1 DDR（Double Data Rate）
- ※2 LVDS（Low-Voltage Differential Signaling）
MII信号
通信線はクロックライン（TX_CLK、RX_CLK）、デリミタライン（TX_EN、RX_DV）、データライン（TXD、RXD）、エラーライン（TX_ER、RX_ER）、メディアステータスライン（CRS、COL）の16本で構成されています。マネジメントライン（MDC、MDIO）の2本はレジスタ値の読み書きに使用されます。
クロックライン
TX_CLK
PHYによってクロック信号が供給され、TX_EN、TXD、TX_ER信号の送信タイミングの基準となります。
10 Mb ⁄ s で動作する際は 2.5 MHz の TX_CLK 周波数を、100 Mb ⁄ s で動作する際は25 MHzのTX_CLK 周波数を提供します。
RX_CLK
PHYによってクロック信号が供給され、RX_DV、RXD、RX_ER信号の送信タイミングの基準となります。
TX_CLK同様、10 Mb ⁄ s で動作する際は 2.5 MHz の TX_CLK 周波数を、100 Mb ⁄ s で動作する際は25 MHzのTX_CLK 周波数を提供する。
デリミタライン
TX_EN
TXDラインにデータが存在することを示す信号で、TX_CLKを基準にして動作します。
TXDラインでデータ送信している間、アサートされたままになります。
RX_DV
RXDラインにデータが存在することを示す信号で、RX_CLKを基準にして動作します。
RXDラインでデータ送信している間、アサートされたままになります。
データライン
TXD〈3:0〉
MACからPHYに、フレームを4bitごとに分割したデータを送信します。TXD<0>は最下位bitを示します。
TX_EN同様TX_CLKを基準にして動作し、TX_ENがアサート時にTX_CLK周期ごとにPYHにデータが読み取られます。
ただし、TX_ENがデアサート時にはPYHにデータは読み取られません。
RXD〈3:0〉
PHYからMACに、フレームを4bitごとに分割したデータを送信します。RXD<0>は最下位bitを示します。
RX_DV同様RX_CLKを基準にして動作し、RX_DVがアサート時にRX_CLK周期ごとにMACにデータが読み取らます。
ただし、RX_DVがデアサート時にはMACにデータは読み取られません。
エラーライン
TX_ER
TX_CLKを基準にして動作し、TX_ENがアサートされている場合にに機能します。
TX_ERがアサートした場合、そのパケットはエラーパケットという事を示します。
RX_ER
RX_CLKを基準にして動作し、RX_DVがアサートされている場合に機能します。
RX_ERがアサートした場合、そのパケットはエラーパケットという事を示します。
メディアステータスライン
CRS
送信媒体にデータが送信中かどうかを検知します。
送信メディアまたは受信メディアのいずれかがアイドル状態でない時にCRSがアサートされ、どちらもアイドル状態の時にはCRSがデアサートされます。
データ衝突中もアサートし続けます。
TX_CLKまたはRX_CLKを基準にして動作しません。
COL
送信媒体でデータが衝突したことを検知します。
衝突が検知されるとCOLがアサートされ、衝突中はアサートし続けます。
TX_CLKまたはRX_CLKを基準にして動作しません。
マネジメントライン
MDC
MACによってクロック信号が供給され、MDIO信号の送信タイミングの基準になります。
TX_CLK と RX_CLK のタイミングに関係がなく、MDC の最小ハイ時間とロー時間はそれぞれ 160 ns であり、MDC の最小周期は 400 nsです 。
MDIO
PHY-MAC間の双方向通信を行い、制御情報とステータス情報を伝達します。
MDIOについては、 MDIOとは（技術コラム） で解説しています。
各xMIIの差分
RMII
MIIと比較して大きな差分は、pin数が削減されたことです。それに伴い、クロック周波数の増加、クロックラインの統一、特定ライン機能の包括がされました。
GMII
GMIIはMIIと比較して大きな差分は、データ送信受信速度が1Gbpsになったことです。それに伴い、データラインの増加やクロック周波数の増加が挙げられます。
RGMII
1Gbpsで通信するGMIIと比較して大きな差分はpin数が削減されたことです。それに伴いクロック周波数のダブルデータレート（DDR）、特定ラインの機能が包括されました。
ただし、10/100Mbpsの場合、クロック周波数のシングルデータレート（SDR）となります。
SGMII
2つのデータ信号と 2つのCLK信号を使用して、10 ⁄ 100 ⁄ 1000 PHY とEthernet MAC の間でフレーム データとリンク レート情報を伝達します。
データ信号は 1.25 Gbaud で動作し、CLKは 625 MHz（DDR IF）で動作します。
従来の GMII データ信号（TXD ⁄ RXD）、データ有効信号（TX_EN ⁄ RX_DV）、およびエラー信号（TX_ER ⁄ RX_ER） は、適切な DDR CLKでエンコード、シリアル化され、出力されます。
詳細のお問い合わせは下記のボタンよりお願いいたします。
